DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02760015 \*\*Image available\*\*

MANUFACTURE OF THIN FILM TYPE SEMICONDUCTOR DEVICE

PUB. NO.:

**01-057615** [JP 1057615 A]

PUBLISHED:

March 03, 1989 (19890303)

INVENTOR(s): SERIKAWA TADASHI

SHIRAI SEIICHI

OKAMOTO AKIO

**SUYAMA SHIRO** 

APPLICANT(s): NIPPON TELEGR & TELEPH CORP < NTT > [000422] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

62-213012 [JP 87213012]

FILED:

August 28, 1987 (19870828)

INTL CLASS:

[4] H01L-021/20; H01L-021/263; H01L-027/00; H01L-027/12;

H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R003 (ELECTRON BEAM); R096 (ELECTRONIC

MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS --

Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E. Section No. 774, Vol. 13, No. 264, Pg. 118, June

19, 1989 (19890619)

### **ABSTRACT**

PURPOSE: To improve the semiconductor characteristics and enable a low cost with a high yield by a simple method, by forming an amorphous semiconductor thin film on an insulating substrate, and after crystallizing a partial region thereof, heat-treating the amorphous semiconductor thin film. CONSTITUTION: An amorphous semiconductor thin film 12a is formed on an insulating substrate 11, and after crystallizing a partial region of the amorphous semiconductor thin film 12a, said amorphous semiconductor thin film 12a is heat-treated. For example, the amorphous semiconductor thin film 12a is deposited on the insulating substrate 11 by a vacuum deposition method or the like, and then only the amorphous semiconductor thin film 12a in a predetermined position of the substrate 11 is crystallized thereby by irradiation, ultrared-ray irradiation, beam laser electron using irradiation, etc., to form a crystallized semiconductor thin film 12b. Then, when a heat treatment is performed at about 500 deg.C for 100hours, a thin film 12c is formed centering the crystallized semiconductor crystallized semiconductor thin film 12b. Thereafter, the crystallized semiconductor thin film 12c is processed to fabricate a thin film type semiconductor device.

DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007845856

WPI Acc No: 1989-110968/198915

Mfr. of thin film semiconductor IC device - by crystallising part of

amorphous semiconductor film on substrate, and heat treating NoAbstract

Dwg 3/4

Patent Assignee: NIPPON TELEGRAPH & TELEPHONE CORP (NITE )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 1057615 A 19890303 JP 87213012 A 19870828 198915 B

Priority Applications (No Type Date): JP 87213012 A 19870828

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 1057615 A

Title Terms: MANUFACTURE; THIN; FILM; SEMICONDUCTOR; IC; DEVICE; CRYSTAL;

PART; AMORPHOUS; SEMICONDUCTOR; FILM; SUBSTRATE; HEAT; TREAT;

**NOABSTRACT** 

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/20; H01L-027/00;

H01L-029/78

File Segment: CPI; EPI

# ⑩日本国特許庁(JP)

### ⑩ 特許出願公開

# 四公開特許公報(A) 昭64-57615

<pre>⑤Int.Cl.4 H 01 L 21/20</pre>	識別記号	庁内整理番号 7739-5F	❷公開		昭和64年(1989)3月3日	
21/26 27/00 27/12		R-8122-5F 7514-5F				
29/78 29/78	311	F-7925-5F	審査請求	未請求	発明の数 1	(全5頁)

弱発明の名称 薄膜形半導体装置の製造方法

**到特 頭 昭62-213012** 

@出 顋 昭62(1987)8月28日

個発	明	者	芹	ЛП		Œ	東京都千代田区内幸町1丁目1番6号	日本電信電話株式
@発	明	者	白	井	該	_	会社内 東京都千代田区内幸町1丁目1番6号	日本電信電話株式
0発	明	者	岡	本	章	雄	会社内 東京都千代田区内幸町1丁目1番6号	日本電信電話株式
79発	明	者	梅	<u></u> .	史	朗	会社内 東京都千代田区内幸町1丁目1番6号	日本電信電話株式
@出	願	į.	FI zb	雷信	電話株式会	会社	会社内 東京都千代田区内幸町1丁目1番6号	
0Ht	理	人	<b>弁</b> 理			女樹	外1名	

明 細 智

### 1. 発明の名称

家庭形半導体装置の製造方法

### 2. 特許請求の範囲

- (1) 絶録性基板上にアモルフアス状半導体薄膜を 形成する工程と、前配アモルフアス状半導体薄膜 の一部領域を結晶化する工程と、前配アモルフア ス状半導体薄膜を熱処理する工程とを含むことを 特徴とする薄膜形半導体装置の製造方法。

### 3. 発明の詳細な説明

# 〔産業上の利用分野〕

本発明は三次元祭祭回路の構成要素あるいは平 面ディスプレイ用スイッチング業子として適用さ れる薄膜形半導体装置の製造方法に関するもので ある。

### 〔従来の技術〕

薄膜形半導体装置は、 近年特化三次元集積回路 の構成要素もしくは平面 デイスプレイ用スイッチ ング素子として注目され、各所で研究,開発が精 力的に進められている。 との種の薄膜形半導体袋 置は、絶数性基板上化堆 積した 0.05 mm~20 mm のシリコンもしくはゲル マニウムなどからなる半 導体存襲を基体として構成されており、現在第2 図に示したコプラナー構造および第3図に示した スタガー構造のものが最も広く使用されている。 これらの半導体装置は、 それぞれ第2図かよび第 3 図に示すよりに絶象性装板21,3 1上にシリ コンもしくはゲルマニウ ム等からなる半導体薄膜 22,32かよびゲート 絶縁膜23,33並びに ゲート電極24,34がそれぞれ順次積層形成さ れている。さらにその上にはソース電極/ドレイ ン電極 2 5 , 3 5 かよび 金属配線 2 6 , 3 6 が設 けられている。

とのように 成される半導体装置は、ゲート電 概24,34に正もしくは負の電圧を印加すると、 半導体薄膜22,32の内部かよび半導体薄膜22,32とゲート絶縁膜23,33との界面近傍に多くのキャリヤが誘起される。とのキャリヤがソース電極とドレイン電極との間を流れて金属配線26,36に出力電圧が現れ、との薄膜形半導体装置は動作する。

以上の説明からも明らかなように薄膜形半導体 装置の特性は、その基体となつている半導体薄膜 22.32の特性によつて著しく影響される。通 常、上記半導体薄膜22,32としては、比較的 低い温度で大面積基板上に容易に得られる上にて モルファス状のものに比べて高い移動度の性能の 優れた薄膜半導体装置が得られるととから多結晶 半導体装置が用いられている。

近年、特性の優れた多結晶半導体薄膜を得るためには従来から種々の方法が試みられている。例 えば多結晶半導体薄膜を得る最も簡便な方法としては、薄膜を真空蒸着法もしくは気相成長法により堆積する際に単に基板の温度を高めることである。ただし、この方法による多結晶半導体薄膜の

- 3 -

モルフアス状半導体移膜 42mの堆積は、真空蒸着 法,スペッタリング法もしくは気相成長法等の存 膜形成法を用い、さらに堆積時の温度を低く押え でかくことにより、容易に行える。この長により、容易に行える。この長により、不力との固相成長により、 でを加フアス状態の半導体海膜 42mから結晶化化 取の半導体が成される。この光色により、 取の半導体が成される。この光色になり、 最近に大きにより、同図(e)に示すよりに結晶 品化状態半導体溶膜 42b が基板 4 1 の全部 化状態 とによりによりにこの結晶化状態 といる。その後、1000に示すよりになが る。その後、2000に示すよりになが というないでは、2000に示する。 といる。2000によりによりになが というないでは、2000によりによりによりになが というないでは、3000に示する。

[ 発明が解決しようとする問題点]

第4図に示した工程により製造した多結晶半導体からなる蒋映形半導体装置は、半導体薄膜準積時にすでに多結晶状態になつているものに比べて結晶粒の成長速度が大きく、すぐれた半導体薄膜が得られる。しかしながら、との方法にも次に示す2つの大きな問題点がある。すなわちまず、結晶化の核となる点が蒸板1の姿面のどの部分で発

結晶粒は小さく、とれを用いたのでは、光分に便 れた特性の半導体装置は得られたい。また、との 多給品半導体存敗にさらに熱処理を施し、箇相成 長させても、結晶粒径を箸しく増大させて半導体 装賃の特性を向上するととは困難である。また、 上述の方法に代つて最近では、半導体存験堆積時 の状態を多結晶状態にせず、アモルフアス状態に とどめてかき、堆積後、熱処理して固相成長させ、 大きな結晶粒を得る方法がある。との方法は前途 の方法、すなわち堆積時に多結晶状態に熱処理を 加える方法に比べて低い温度で大きな結晶粒が得 られる利点がある。なお、との種の半導体装置の 根標については、 P. Kwisers 等による文献: ア プライドナイラックスレター(App4 Phys Lett) 4 1巻,1982年,379-381ページに詳細に途 ぺられている。

との種の薄膜形半導体装置の製造は、具体的に は第4回に示す工程を経て形成される。すなわち 同図(a)に示すよりにまず、絶数性基板41上にア モルフアス状半導体専膜42aを堆積する。とのア

-4-

生するか不明であるために同図的に示したように 差板1の表面を結晶化状態半導体存襲 42b と してかく必要がある。したがつてこれに受すったが 高くなり、製造するためであるなり、 変板1への歪があったが高まをもり、 変でするなどの問題がとし、製造がであるとないである。 でするなどの問題がとこれが発生した。 でするようで何時形成となる。 となるの問題がどこれがある。 ではいませんの表別に示すお品化を を置いることにより半導体を とに大きく異なることにより半導体要量のパラッ やが大きくなる。

以上説明したように従来の製造方法では、製造 歩智りが低くなつたり、薄膜形半導体装置の特性 がパラッキなどにより製造コストが高価となった り、装置の信頼性が扱われるなど問題があつた。

したがつて本発明は、前述した従来の問題に低 みてなされたものであり、その目的は、極めて簡 単な方法によつて半導体特性を向上させかつ高多 留りで低コスト化を可能とした審膜形半導体装置 の製造方法を提供するととにある。

[問題点を解決するための手段]

本発明による齊膜形半導体装置の製造方法は、 アモルフアス状態から結晶化状態に移る際の核と なる結晶成長核を熱処理を行なり前に予じめ所定 の位置に形成するものである。

#### 〔作用〕

本発明においては、結晶成長核が熱処理前に形 成されているので、結晶核形成に要する熱処理時 間が短縮される。

#### 〔寒旌例〕

以下、図面を用いて本発明の実施例を詳細に説

第1図(a)~(d)は本発明による薄膜形半導体装置 の製造方法の一実施例を説明する工程の断面図で ある。何囡にかいて、まず、何囡(6)に示すように 絶縁性基板11上にアモルフアス状半導体薄膜 12mを真空蒸着法,スパッタリング法もしくは気 相成長法により地様する。次に何図のに示すよう 化蒸板11の所定の位置のアモルフアス状半導体

**-7-**

薄膜 12b が熱処理の前にすでに所定の位置に形成 されているために結晶核形成に要する魚処理時間 が短縮できる。さらに熱処理による結晶化状態半 導体薄膜 12e が半導体装置形成領域に達していれ ば同図(e)に示すように基板11の表面全面を結晶 化する必要はない。したがつて熱処理時間を大幅 化短縮でき、製造コストを低くしたり、碁板11 への歪みや割れの導入を阻止でき、製造歩留りを 向上できる。また、結晶核となる領域(同図の結 品化状態半導体薄膜 12b)と、半導体装置を形成 ナる結晶化領域 ( 同図(e)の結晶化状態半導体薄膜 12c)との相対位置を予じめ定めておくことがで きるので、ナセわち結晶化のための核の位置が予 じめ定められているために結晶化した後の熱履歴 がいずれの半導体装置でも同じとなるので、半導 体装置の特性のペラッキを小さくできる。

なお、前述した実施例において、結晶化状態半 導体薄膜12bを熱処理する湿度は、その融点より も低い、例えば約 300℃で行なうことも可能であ る。ただし、との場合、処理時間を要する。また、 **浮膜 12mのみを結晶化して結晶化状態半導体寒膜** 12)を形成する。との結晶化化はレーザ先照射法。 電子ピーム照射法もしくは赤外線照射法により容 易に行える。との場合、結晶化状態半導体檸膜 12bの領は数 #m ないし数 10#m の範囲が最も良 く、また、その長さおよび形状は薄膜形半導体薬 量の大きさ≯よび形状化応じて定めれば良い。と のよりな工程を経た後、固相成長する强度、例え ば約500℃で100時間の熱処理を施すと、結晶化 状態半導体導膜 12b を中心 として阿閦(e)に示すよ りに熱処理による結晶化状態半導体薄膜 12e が形 成される。ととで結晶化されずにアモルフアス状 息で残るアモルフアス状態半導体薄膜 12a がたと えあつても、半導体装置を形成するに充分に拡く 結晶化状態半導体薄膜 12e が形成された時点で熱 処理を終える。その後、何図似に示すようにとの 結晶化状態半導体薄膜12cを加工して第2図もし くは第3四に示す淳原形半導体装置を異逢する。 とのよりな製造方法化よれば、第1図0)化示す

ように結晶化の核となる領域に結晶化状態半導体

**-8-**

その融点よりも高い、例えば約1000℃で行なう ととも可能である。ただし、との場合、結晶化状 態半導体存襲 12b の一部分 の熱処理が照時間で可 能とせるが、絶縁性基板1 の労化をよびとの絶縁 性基板 1 化形成されている 他の素子の特性劣化等 が発生する場合があり得る。 したがつて熱処理礁 度は、生産性・特性等を考慮して結晶化状態半導 休淳度 12bの固相成長する温度で熱処理を施すと とが全ての面から好速である。

### [発明の効果]

以上説明したように本発明によれば、結晶化の ための核を予じめ所定の位置に形成してあるため に従来の方法に比べて製造を習りが向上し、薄膜 形半導体装置を安価に形成 できるとともに薄膜形 半導体装置の特性を大幅に 向上できるという 極め て優れた効果が得られる。

### 4. 図面の簡単な説明

第1図(a)~(d)は本発明による薄膜形半導体装置 の製造方法の一実施例を示す工程の断面図、篇2 図,第3図は最も広く使用されているコプラナー

構造,スタガー構造の薄膜形半導体装置の断面図、 第4図は従来の薄膜形半導体装置の製造方法の工 程を示す断面図である。

11,21,31,41・・・・絶縁性基板、22,32・・・・半導体薄膜、23,33・・・・ゲート絶録膜、24,34・・・・ゲート電極、2535・・・・ソース電極/ドレイン電極、26,36・・・・金属配療、42a,12a・・・・アモルファス状態半導体薄膜、42b,12b,12e・・・・結晶化状態半導体薄膜。

特許出願人 日本電信電話株式会社 代 選 人 山 川 敦 樹 (ほか1名)

-11-





